半导体光刻是晶圆制造中实现纳米级图案转移的核心工艺，完整流程分为晶圆预处理、光刻胶涂布、前烘、对准曝光、后烘、显影、坚膜、图形检测及后续制程适配共8个核心环节，深紫外（DUV）与极紫外（EUV）光刻的流程细节存在小幅差异
1.采用湿法清洗（SC1、SC2标准清洗液）或干法等离子体清洗，去除晶圆表面的颗粒、有机物与金属杂质，保障光刻胶与晶圆的附着力；
2.部分先进制程会通过等离子体改性调整晶圆表面能，匹配光刻胶涂布需求。
1.旋涂六甲基二硅氮烷（HMDS）黏附剂，随后通过热板烘烤形成单分子层，解决光刻胶与晶圆基底的黏附不良问题，防止后续制程中图形脱落。
1.将清洁完成的晶圆固定在匀胶机的真空吸盘上，先滴加定量光刻胶（正胶或负胶，正胶受光照后可溶于显影液，负胶反之）；
2.先以500-1000rpm低速旋转让光刻胶均匀铺展晶圆表面，再以3000-6000rpm高速旋转控制胶层厚度，常规制程胶厚为0.5-2μm，先进7nm以下制程胶厚可降至0.2μm以下；
3.涂布完成后静置10-30秒，让胶层自然流平。
1.将涂布光刻胶的晶圆送入热板或烘箱，在80-120℃下烘烤30-90秒；
2.核心作用是蒸发光刻胶中的大部分溶剂，提升胶层机械强度，同时抑制后续曝光过程中的驻波效应，保证图案边缘清晰度。
1.晶圆被送入光刻机，通过高精度对准系统匹配晶圆上的对准标记与掩膜版（光罩）标记，实现多层图案间的套刻精度，当前量产EUV光刻机套刻精度可优于1nm；
2.光源照射掩膜版，将掩膜版上的预制图案投射/反射到晶圆表面的光刻胶层：DUV采用193nm ArF准分子激光投射式曝光，EUV采用13.5nm激光反射式曝光；
3.曝光剂量根据光刻胶类型与制程节点调整，EUV常规曝光剂量为10-50mJ/cm²。
1.曝光完成后立即将晶圆送入热板烘烤，温度设定为90-130℃，烘烤时长30-60秒；
2.针对化学放大光刻胶（先进制程主流选择），后烘可催化光酸产生剂分解的酸扩散，实现图案化学放大，进一步提升分辨率与对比度。
1.将晶圆送入显影设备，采用喷雾式或浸泡式显影，正胶使用0.26mol/L浓度的四甲基氢氧化铵（TMAH）显影液；
2.光照区域的正胶会被显影液溶解，未光照区域的光刻胶保留，形成与掩膜版对应的反向图案；负胶制程则保留光照区域的光刻胶；
3.显影时长控制在30-60秒，随后用去离子水冲洗晶圆并通过高速甩干去除残留液体。
1.将显影完成的晶圆送入热板或烘箱，在120-180℃下烘烤60-120秒；
2.彻底蒸发光刻胶中的残留溶剂，增强光刻胶的附着力与抗刻蚀能力，为后续刻蚀或离子注入制程提供稳定的图形掩膜。
1.通过光学显微镜、扫描电子显微镜（SEM）及套刻检测设备，检查图形线宽、套刻精度与表面缺陷，不合格晶圆将进入返工或报废流程；
2.合格晶圆将进入后续制程：若为刻蚀制程，以光刻胶图形为掩膜将图案转移至晶圆基底；若为离子注入制程，光刻胶将保护无需掺杂的区域。
半导体芯片制造中的光刻成本是芯片生产成本的重要组成部分，以下从光刻成本占比、影响光刻成本的因素、光刻成本的具体构成及示例分析几个方面进行详解：
光刻成本在芯片制造中的占比在芯片制造过程中，光刻是最大的成本中心之一，接近加工晶圆成本的近1/3。不过，光刻成本只是一个平均假设，根据裸片尺寸的不同，其占比可能会有很大差异。
影响光刻成本的因素节点技术：随着节点从28nm发展到第一代FinFET节点、第一个EUV节点，再到第一个Gate All Around Nanosheet节点（3nm和2nm），光刻支出在总成本中的百分比有很大不同。更先进的节点技术通常需要更复杂的光刻工艺和更多的光刻层，从而增加了光刻成本。光掩模数量：领先的5nm代工设计将有十几个EUV光掩模和另外几十个DUV光掩模。每个光掩模都对应于晶圆上的一个特征或特征的一部分，并且对于每个芯片设计都是唯一的。光掩模数量越多，光刻成本越高。标线利用率：定义：标线（reticle）利用率是指光掩模上实际用于曝光的有效面积与光掩模总面积的比例。
影响：如果芯片设计较小，光掩模可以包含多个相同的设计，标线利用率较高；反之，如果芯片设计较大，无法在光掩模上并排放置多个设计，标线利用率则较低。标线利用率低会导致光刻工具在每个方向上越过晶片更多次，增加扫描时间，从而显著提高每片晶圆的光刻成本。
光刻成本的具体构成光刻工具成本：包括工具的购置成本、折旧成本、维护成本等。现代DUV和EUV工具具有狭缝（slit）和扫描（scan）功能，其成本高昂。例如，High- NA EUV工具虽然狭缝最大仍为26mm，但扫描减半，生产力主要损失在于晶圆台必须移动的速度，这反映了光刻工具技术的复杂性对成本的影响。光掩模成本：每个光掩模都是根据特定的芯片设计制作的，其制作过程复杂，成本较高。而且随着节点技术的进步，对光掩模的精度和质量要求也越来越高，进一步增加了光掩模的成本。曝光成本：每个DUV或EUV层的曝光量都有单位成本，曝光次数越多，曝光成本越高。同时，曝光过程中还需要消耗电力等资源，也会增加成本。示例分析以一个假设的5nm代工设计场景为例，假设产品使用代工5nm级节点，代工厂以约17,000美元的价格出售这些晶圆，毛利率约为50%。
单片设计与小芯片MCM设计的比较：单片设计：一个25mm x 32mm、800mm2的晶圆，每个晶圆有30个好的die。假设每个晶圆的成本为17,000美元，那么单片无缺陷硅片的成本为567美元。
小芯片MCM设计：一个13.5mm x 32mm、432mm2的裸片晶圆，2个小芯片设计中每个小芯片的硅片数量只会增加8%。每个晶圆有79个好的die，若不考虑其他因素，每个无缺陷硅片的成本为215美元，两个则为430美元，每个晶圆的产品数量比单片设计增加了约30%。
考虑标线利用率后的成本变化：由于13.5mm x 32mm的小芯片标线利用率低，光刻工具时间显着增加，晶圆必须扫描1.875倍。在这种假设情况下，代工厂每片晶圆的光刻成本要多花2,174美元。
为了维持50%的毛利率，代工厂不会以17,000美元的价格出售这些晶圆，而是会以21,364美元的价格出售。此时，每个裸片的无缺陷硅成本变为270美元，每件产品成本变为541美元，高于单片设计的成本。这表明在这种情况下，构建一个大型单片芯片可能比使用chiplet/MCM更好。